接地板

如何解决辐射超标?PCB上晶振布局是个技术活
更新时间:2019-12-21 18:11 浏览:59 关闭窗口 打印此页

  某行车记录仪,测试的时候要加一个外接适配器,在机器上电运行测试时发现超标,具体频点是84MHZ、144MH、168MHZ,需要分析其辐射超标产生的原因,并给出相应的对策。辐射测试数据如下:

  该产品只有一块PCB,其上有一个12MHZ的晶体。其中超标频点恰好都是12MHZ的倍频,而分析该机器容易EMI辐射超标的屏和摄像头,发现LCD-CLK是33MHZ,而摄像头MCLK是24MHZ;

  通过排除发现去掉摄像头后,超标点依然存在,而通过屏蔽12MZH晶体,超标点有降低,由此判断144MHZ超标点与晶体有关,PCB布局如下:

  从PCB布局可以看出,12MHZ的晶体正好布置在了PCB边缘,当产品放置与辐射发射的测试环境中时,被测产品的高速器件与实验室中参考接地会形成一定的容性耦合,产生寄生电容,导致出现共模辐射,寄生电容越大,共模辐射越强;

  而寄生电容实质就是晶体与参考地之间的电场分布,当两者之间电压恒定时,两者之间电场分布越多,两者之间电场强度就越大,寄生电容也会越大,晶体在PCB边缘与在PCB中间时电场分布如下:

  从图中可以看出,当晶振布置在PCB中间,或离PCB边缘较远时,由于PCB中工作地(GND)平面的存在,使大部分的电场控制在晶振与工作地之间,即在PCB内部,分布到参考接地板去的电场大大减小,导致辐射发射就降低了。

  将晶振内移,使其离PCB边缘至少1cm以上的距离,并在PCB表层离晶振1cm的范围内敷铜,同时把表层的铜通过过孔与PCB地平面相连。经过修改后的测试结果频谱图如下,从图可以看出,辐射发射有了明显改善。

  高速的印制线或器件与参考接地板之间的容性耦合,会产生EMI问题,敏感印制线或器件布置在PCB边缘会产生抗扰度问题。

  如果设计中由于其他一些原因一定要布置在PCB边缘,那么可以在印制线边上再布一根工作地线,并多增加过孔将此工作地线与工作地平面相连。

  为了帮助广大工程师了解PCB的生产流程,掌握模糊板块、避开误区,降低出错率,提高设计与生产的可靠性,电子发烧友推出了一套关于PCB生产的免费直播课程——《如何平衡PCB,从设计到生产那些事》,报名即可免费观看。

  资深PCB制造工程师浅谈PCB生产流程,深度解析PCB设计最容易出现的坑。直播内容涵盖多元化的PCB生产需求、各式各样的工艺,满足PCB可制造设计,让项目更高效、产品更可靠、成本更低。

  本次直播将总结出错最多的

下一篇文章 :下一篇:没有了
友情链接:

公司地址:

监督热线: